📁
loongsoncsprj2020-manual
  • 1. 简介
  • 1.1龙芯实验箱介绍
  • 1.2实验箱测试流程
  • 2. 基于FPGA的MIPS32SCPU实现
    • 2.1 Vivado开发环境
      • 2.1.1 Vivado环境的安装
      • 2.1.2 Vivado的基本使用
      • 2.1.3 Vivado和实验板的连接
    • 2.2 基于soc_up的移植过程
      • 2.2.1 Flash的烧录
      • 2.2.2 FPGA固化方法
      • 2.2.3 串口工具的使用
      • 2.2.4 TFTP服务器的搭建及使用
      • 2.2.5 Liunx内核的移植过程
    • 2.3 ROM的初始化
      • 2.3.1 ROM的初始化过程
      • 2.3.2 测试程序编译流程
    • 2.4 基于NaiveMIPS的移植过程
      • 2.4.1 NavieMIPS的综合运行
      • 2.4.2 supervisor的启动过程
      • 2.4.3 U-Boot的启动过程
      • 2.4.4 ucore的启动过程
    • 2.5 ILA的使用方法
  • 3. MIPS32S CPU上的ucore教学操作系统
    • 3.1 make 命令的使用
    • 3.2 交叉工具链介绍
    • 3.3 交叉编译环境的配置
    • 3.4 U-Boot的移植过程
    • 3.5 QEMU介绍
    • 3.6 ucore编译方法
    • 3.7 龙芯编译环境配置
    • 3.8 对supervisor交互程序term.py的修改
  • 4. MIPS32S上的C0编译器实验
  • 系统集成
Powered by GitBook
On this page
  • 本节主要介绍通过龙芯提供的带TLB功能的cpu soc_up和启动程序pmon,移植ucore操作系统龙芯实验箱的过程及方法
  • 过程如下:

Was this helpful?

  1. 2. 基于FPGA的MIPS32SCPU实现

2.2 基于soc_up的移植过程

Previous2.1.3 Vivado和实验板的连接Next2.2.1 Flash的烧录

Last updated 5 years ago

Was this helpful?

本节主要介绍通过龙芯提供的带TLB功能的cpu soc_up和启动程序pmon,移植ucore操作系统龙芯实验箱的过程及方法

本实验所需工具均位于wiki cpu部分中的第一届大赛资源包

过程如下:

(1) 烧写 引导程序PMON 文件(gzrom.bin)到可插拔 SPI flash 上。(具体方法见2.2.1flash的烧录)

(2) 下载 由sop_up综合生成的 bit 流文件至龙芯FPGA中。

(3) 运行 PMON。(具体方法见2.2.5pmon启动过程)。

(4) 搭建 tftp 服务器 下载内核至内存。(具体方法见2.2.54TFTP服务器的搭建)。

(5) 启动内核。

http://os.cs.tsinghua.edu.cn/oscourse/project/LoongsonCsprj2017/bit/cpu